| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | |||
| 5 | 6 | 7 | 8 | 9 | 10 | 11 |
| 12 | 13 | 14 | 15 | 16 | 17 | 18 |
| 19 | 20 | 21 | 22 | 23 | 24 | 25 |
| 26 | 27 | 28 | 29 | 30 | 31 |
- NERF
- pointcloud
- 3dmapping
- LIDAR
- turtlebot3
- usbcamera
- tilebasedrasterizer
- opencv
- 3dgaussiansplatting
- imageprocessing
- ComputerVision
- gaussiansplatting
- rosnoetic
- differentiablerendering
- roslaunch
- covariancematrix
- realtimerendering
- vectorfields
- turtlebot
- adaptivedensitycontrol
- rospackages
- alphablending
- sensorfusion
- Slam
- rostopics
- catkinworkspace
- electromagnetism
- raspberrypi
- vectorcalculus
- Ros
- Today
- Total
목록전체 글 (122)
Wiredwisdom
상기의 디스플레이 회로에서 TFT의 특성을 알아보자.회로도를 간략화 하면 밑에와 같은 회로로 표현할 수 있다. 게이트의 입력 전압은 -20~20V 이며, Drain 과 Source의 전압 차이, 즉 Data Line의 최대 전압은 10V로 간주한다. 이 때의 TFT에서 `V_text(Gate)` 전압에 따른 전류의 특성은 아래와 같이 나타난다. `a-Si` 의 경우 -5V에서 off가 되며 피코단위의 전류 누설이 발생된다. 즉, 완전한 오프는 불가능하다는 의미이다. 이는 `DeltaL`인 브릿지의 길이가 짧을 수록, 그리고 Drain과 Source의 전압이 클 수록 누설이 더 많이 발생된다. 20V 이상에서는 완전한 Saturation 영역으로 진입하며, 더 이상의 전류는 상승되지 않는다. 작동 전압의..
Storage on Common Electrode Storage on GateLine 이 경우 특정 Row 의 Gate전압이 인가되어, Data가 주입되는 상황에서 Data 전압이 Storage Capacitor의 전압 변화를 야기시키고 이는 Previous Row의 Gate 라인의 전압 변화이기 때문에, 해당 열의 TFT의 Gate가 미세하게 열리게 될 수 있다. 그러나 충전이 된 Previous Row 열의 전압을 변화시킬 정도의 시간은 촉박하므로 Pixel의 전계변화에 대한 영향력 또한 미미하다. 그리고 TFT의 경우 게이트 전압을 OFF 방향으로 준다 하더라도`V_(ds)`가 존재하는 이상 완전한 밀폐는 사실상 불가능 하다. 허용누설전류 : 누설된 전류와 사용자가 체감하는 휘도의 변화량