Progress Status

10월 중순

---

해당 코드와 특허 분석은 기본 수준으로 완료하였으나
정확한 원리는 분석 불가. 

 

11월부터 다시 해석 시도 예정.
고속의 Daisey Chain을 통한 네트워크로 Retimer를 통해 고속 Data Communication이 목적. 
회로 내부에서는 1Line이 가능하나 외부 임베디드 모듈은 LDVS 방식으로 차동 신호는 필수적.

해당 회로 방식은 Robotics에서 유용하게 활용될 가능성이 높다.
Parallel 방식의 Distibute Computing에 대한 아이디어도 구체화 하면서 장단점을 따져봐야 함. 

효율적인 직렬통신은 분명 메리트가 존재하나
Gb급의 초고속 통신에서는 PAM이 올라갈수록 유리하다는 것을 감안하며

아날로그적인 회로의 안정성을 상정하며 아이디어를 추진해야만 한다.