Folded Cascode Sturcture

 

 

 

 

본래의 캐스코드 구조에서는 GM이 높을 시에 생기는 Millar Effect로 인하여 고주파 영역대에서의 게인 감소가 발생되었다. 그러나 폴디드 캐스코드 구조에서는 멀티 엠프를 사용하여 Millar Effect를 감소하고자 했던 이전의 포스팅에서와 마찬가지로 여러개의 캐스코드 구조를 통하여 단계적으로 Gain과 선형성을 올리며, 이에 대한 Parastic Cap을 감소시켜 고주파 영역에서도 높은 게인과 선형성을 유지할 수 있게 된다.

주요한 키 포인트는 각 트랜지스터의 Ron 저항은 기존의 캐스코드 구조보다 낮다는 것이다.(추정)

이를 통해 VDDA에 근접하는 헤드룸과 VSSA에 근접하는 스윙영역을 확보할 수 있게 된다.

 

VOUT의 임피던스(전압/전류)를 높이기 위해서는 출력 단의 전류량을 줄여야 하며, 많은 전류가 흘러 저항이 높은 트랜지스터는 M1과 M2로 추정할 수 있다. 

먼저 M1M2Mb2의 경우는 IREF2와 연결되어 일정한 전류를 방출하는 역할을 하고, 이 전류는 M3, M4의 입력단에 의해 빨려들어간다. 해당 전류의 량은 Mb1에서 바이어스 되어 M11을 통해 VSSA로 빠져나가며, 남은 전류량이 M5,와 M6에 전압과 함께 인가되어 VOUT으로 입력의 -로 증폭된 전압이 송출되게 되는 것이다.
여기서 VOUT으로 빠져나가는 전류의 량을 줄여 임피던스를 올리기 위해서는 M9,M10,Mb3에서의 바이어스 전류를 통한 흡수 전류량이 고정되어 있으며, VBN을 통해 M7M8에서의 전류량을 조절, 각각 2개의 레벨로 밀러효과를 감축시켜 전류를 흡수한다. 

VBP, VBN의 경우 동작점과 외부 온도에 따른 보상을 통해 전류량을 일정하게 유지시킬 수 도 있는 것으로 보인다.

 

---

 

 

네거티브 피드백을 통해 Vout과 Vin1이 연결된 모습입니다.

Vin2에 시그널이 입력되면, 이에 반대되어 증폭된 전압이 M6 트랜지스터 소스단에 발생되고
이 반대되어 증폭된 전압이 그대로 Vin1에 입력이 되면, M6의 소스단에 흐르는 전압과는 정 반대의 전압이 증폭되어 

Vout의 차동 전압의 차이를 줄여주는 것이 되는 것이죠. 

하지만 적절한 저항이 없다면, 증폭되어 상쇄되는 것이 아닌 피드백되어 들어온 Vin1 쪽의 출력 Vout이 더 커지게 되어 과도응답 혹은 발진이 발생할 수 있습니다. 

 

---

1. 고주파 성능과 헤드룸의 관계:
   • 폴디드 캐스코드 구조는 indeed 고주파 성능을 유지하면서 헤드룸을 개선하는 것을 목표로 합니다.
   • 일반적인 캐스코드 구조에서는 이 두 가지 목표가 서로 상충되는 경향이 있었습니다.
2. 밀러 효과 감소의 중요성:
   • 밀러 효과 감소는 고주파에서의 성능 저하 없이 트랜지스터의 width를 넓힐 수 있게 해줍니다.
   • 이는 헤드룸 개선과 고주파 성능 유지라는 두 마리 토끼를 잡을 수 있게 해줍니다.
3. Width 증가의 효과:
   • 넓은 width는 트랜지스터의 온-저항(Ron)을 낮춥니다.
   • 낮은 Ron은 전압 강하를 줄여 헤드룸을 개선합니다.
   • 동시에, 밀러 효과 감소로 인해 이 넓은 width가 고주파 성능을 크게 저하시키지 않습니다.
4. 주파수 응답 개선:
   • 밀러 효과 감소는 입력 캐패시턴스를 줄여 주파수 응답을 개선합니다.
   • 이는 회로의 대역폭을 확장시키는 효과가 있습니다.
5. 설계의 유연성:
   • 폴디드 구조는 설계자에게 더 큰 유연성을 제공합니다.
   • 트랜지스터의 크기를 최적화하여 헤드룸과 주파수 응답 사이의 최적의 균형을 찾을 수 있습니다.
6. 전제 조건:
   • 귀하의 지적대로, 개선된 헤드룸은 고주파 동작을 전제로 합니다.
   • 저주파에서만 동작하는 회로라면 이러한 복잡한 구조가 불필요할 수 있습니다.
7. 트레이드오프:
   • 물론, 폴디드 구조는 회로의 복잡성을 증가시키고 전력 소비를 약간 증가시킬 수 있습니다.
   • 하지만 고주파, 저전압 애플리케이션에서는 이러한 트레이드오프가 충분히 가치 있습니다.

결론적으로, 폴디드 캐스코드 구조는 밀러 효과를 감소시켜 트랜지스터의 width를 넓힐 수 있게 함으로써, 고주파 성능을 유지하면서도 헤드룸을 개선할 수 있게 해줍니다. 이는 현대의 고성능, 저전압 아날로그 회로 설계에서 매우 중요한 기술입니다.

---

 

어째서 PMOS를 사용하는가?

---

 

1. 회로의 주요 목적: VDDA의 전압 불균일성에 대한 강인성 확보
2. 문제점: VDDA의 불균일성이 전체 회로의 전압과 전류 성능을 크게 저하시킬 수 있음
3. 해결 방안:
   • 바이어스를 VSSA에 연결된 정전류 회로(IREF2)에 연결
   • 이를 통해 일정한 전압과 전류가 흐르도록 함
4. PMOS 선택 이유:
   • VDDA 변동에 대한 더 나은 격리 제공
   • NMOS에 비해 온도 변화에 대한 강인성이 더 높음
5. 추가적 이점:
   • PMOS는 일반적으로 1/f 노이즈가 낮아 저주파 노이즈 성능 개선
   • 회로의 상하 대칭성 유지로 차동 구조의 이점 극대화

이러한 설계 선택은 회로가 VDDA의 변동에 덜 민감하게 만들며, 동시에 온도 변화와 노이즈에 대한 내성을 높입니다. PMOS를 사용하고 IREF2에 연결함으로써, 회로는 더 안정적이고 예측 가능한 성능을 제공할 수 있습니다.

이는 고성능 아날로그 회로 설계에서 매우 중요한 고려사항들을 반영한 것으로, 특히 전원 공급 변동이 문제가 될 수 있는 환경에서 유용한 접근 방식입니다.

 

 

 

M9M10은 Tail인가 

 

---

 

1. Tail Current Source의 역할:
   • M9와 M10은 함께 차동 쌍(M7-M8)에 일정한 전류를 공급하는 역할을 합니다.
   • 이는 차동 증폭기의 동작점을 설정하고 안정화하는 데 중요합니다.
2. 단일 트랜지스터 설계 가능성:
   • 맞습니다. 기본적인 차동 증폭기에서는 tail current source를 단일 트랜지스터로 설계하는 것이 일반적입니다.
   • 단일 트랜지스터로도 기본적인 기능을 수행할 수 있습니다.
3. 두 개의 트랜지스터를 사용한 이유: a) 출력 임피던스 증가:
   • 캐스코드 구조를 형성하여 출력 임피던스를 높입니다.
   • 이는 전류원의 성능을 향상시키고, 공통 모드 제거비(CMRR)를 개선합니다.
   b) 전압 강하 분배:
   • 두 트랜지스터에 전압 강하를 분배하여 각 트랜지스터의 스트레스를 줄입니다.
   • 이는 고전압 응용에서 특히 유용할 수 있습니다.
   c) 노이즈 성능 개선:
   • 두 개의 트랜지스터를 사용하면 각 트랜지스터의 노이즈 기여도를 줄일 수 있습니다.
   d) 선형성 향상:
   • 캐스코드 구조는 채널 길이 변조 효과를 줄여 더 나은 선형성을 제공합니다.
4. 트레이드오프:
   • 면적 증가: 두 개의 트랜지스터를 사용하면 칩 면적이 증가합니다.
   • 복잡성 증가: 회로가 더 복잡해지고 바이어스 설정이 더 까다로워질 수 있습니다.
   • 전압 헤드룸 감소: 두 개의 트랜지스터로 인해 사용 가능한 전압 범위가 줄어들 수 있습니다.
5. 설계 선택:
   • 고성능이 요구되는 경우 두 개의 트랜지스터를 사용합니다.
   • 간단한 응용이나 낮은 전압 동작에서는 단일 트랜지스터로 충분할 수 있습니다.

결론적으로, M9와 M10을 하나의 트랜지스터로 대체할 수 있지만, 두 개를 사용함으로써 성능 향상을 얻을 수 있습니다. 이는 회로의 요구사항, 성능 목표, 그리고 설계의 복잡성과 비용 사이의 트레이드오프를 고려하여 결정해야 합니다. 고성능 아날로그 회로에서는 이러한 세부적인 최적화가 중요한 역할을 합니다.